1lytics

Создание простого шифратора 4-в-2

Что такое простой шифратор

В цифровой электронике шифратор это логическое устройство, которое преобразует 2N входных сигналов (позиционный код) в N-битный выходной сигнал, представленный N выходами (двоичный код). Простой шифратор допускает активность только одной входной линии, двоичный код которой будет выведен на выход.

Задание таблицы истинности

Зададим таблицу истинности для простого шифратора с 4-мя входами и двумя выходами, который преобразует 4х-разрядный позиционный код в 2х-разрядный двоичный:

#TABLE: x1,x2,x3,x4 => y1,y2
0001 => 00
0010 => 01
0100 => 10
1000 => 11

Построение карт Карно

Запустите программу Gorgeous Karnaugh и выберите пункт меню “File” — “New” — “From truth table”. В появившемся диалоговом окне введите приведенную выше таблицу истинности, и нажмите “Ok”. Таблица истинности будет обработана и будут построены следующие карты Карно:

Карта Карно для выхода Y1 простого шифратора Карта Карно для выхода Y2 простого шифратора

Минимизация карт Карно

Минимизируем карты Карно по 0 для получения КНФ:

Минимизированная по 0 карта Карно для выхода Y1 простого шифратора Минимизированная по 0 карта Карно для выхода Y2 простого шифратора

и получим минимальную форму для выходных функций:

y1 = (x1|x2);
y2 = (x1|x3);

Минимизируем карты Карно по 1 для получения ДНФ:

Минимизированная по 1 карта Карно для выхода Y1 простого шифратора Минимизированная по 1 карта Карно для выхода Y2 простого шифратора

и получим минимальную форму для выходных функций:

y1 = !x3 !x4;
y2 = !x2 !x4;

Построение схемы на логических вентилях

В панели “Coverage sets” выберите необходимый набор покрытий. Затем, выберите пункт меню: “Coverages” — “Open Schematic”. В появившемся диалоговом окне выберите нужные параметры генерации схемы, и нажмите кнопку “Ok”. После этого откроется окно со схемой.

Схемы по результатам минимизации по 0 и 1:

Схема простого шифратора на логических вентилях - минимизация по 0
Схема простого шифратора на логических вентилях - минимизация по 1

Проверка работоспособности схемы на логических вентилях в симуляторе

Вы можете использовать программу “CEDAR Logic Simulator” для проверки работоспособности вашей схемы. Для этого, выберите пункт меню “File” — “Save for CedarLogic” в программе Gorgeous Schematic, сохраните файл “.CDL” и откройте его в программе “CEDAR Logic Simulator”.

Замечание: Не все версии программного обеспечения Gorgeous Karnaugh поддерживают экспорт схем на логических вентилях в формат программы CedarLogic. Проверьте возможности вашей версии тут.

Версии Gorgeous Karnaugh

Вы можете узнать о возможностях программы Gorgeous Karnaugh и сравнить различия между различными версиями Gorgeous Karnaugh на странице сравнения версий.